

《电工电子实验(二)》期末试卷(C)

院(系) _____ 班级 _____ 学号 _____ 姓名 _____

题号	一、1	一、2	一、3	一、4	二、1	二、2	二、3	二、4	总分
得分									

一、操作题(共 60 分)

得分

用可编程器件设计一个移存型序列码 $F=0111001$ (有自启动性)。采用原理图输入设计, 选用器件 SR4CLED 和 M8-1E, 时钟信号为 CP。

1、请写出设计过程(5 分), 将图 1 补充完整(15 分)。




图 1

得分

2、实现: 显示时钟 CP、序列码 F 波形。(本栏由教师填写, 考生不得填写)(20 分)

信号	CP	F
实现情况	①无 ④正确	①无 ⑧不完全正确 ⑩正确



得 分

3、操作情况。（10 分）（本栏由教师填写，考生不得填写）

操作	①无（或不安全操作） ⑤仅操作无任何波形 ⑧波形不稳显示 ⑩操作正确波形稳定显示
----	---

其它情况： _____

得 分

4、观察并画出 CP、序列码 F 的波形。（10 分）

二、问答题（共 40 分）

得分

1、上题中要求电路具有自启动性，用实验的方法验证自启动性。具体步骤如下：首先分析电路的偏离状态为_____，然后用静态测试时采用的置数方法，即 SR4CLED 的_____管脚置_____（1 或 0），输入 D0、D1、D2 置_____，并用单脉冲向电路送 CP 信号，记录状态转移情况。若电路进入有效状态，则说明电路（有或没有）自启动性。（10 分）

得分

2、某组合电路逻辑表达式为 $F=AC + B\bar{C}$ ，请问该电路是否会出现逻辑险象？如果会，是什么类型的逻辑险象？出现的条件是什么？如何修改设计消除险象？（10 分）

得分

3、某电路如图 2 所示，请写出其传输函数 $H(S)$ 并化为标准形式，且画出系统模拟框图。（10 分）




图 2



得分

4、Verilog 语言描述一电路，语言如下，请问该电路是带有_____（同步、异步）清零功能的_____电路？如果输出 y 是进位信号，请将程序补充完整，并画出 reset 为 0 时 clk、out、y 的时序波形图。

(10 分)

```
module cout(  
input reset,clk,  
output[2:0] out,  
_____  
)  
reg[2:0] Q;  
always @(posedge clk)  
begin  
if (reset) Q<=0;  
else if (out<5) Q<=Q+1;  
else Q <=0;  
end  
assign out = Q;  
assign y=_____;  
endmodule
```

自觉遵守考场规则，诚信考试，绝不要作弊

